包括英特尔、AMD、高通、Arm、台积电和三星在内的一些 CPU 行业的重量级企业正在联合起来，为基于小芯片的处理器设计定义一个新标准。新标准被称为 通用小芯片互连 Express(简称 UCIe)，旨在定义一个开放的、可互操作的标准，用于将多个硅芯片(或小芯片)组合到一个封装中。

英特尔、AMD 和其他公司已经在设计或销售某种形式的基于小芯片的处理器——AMD 的大多数 Ryzen CPU 都使用小芯片，英特尔即将推出的 Sapphire Rapids Xeon 处理器也将如此。但是这些芯片都使用不同的互连来实现小芯片之间的通信。如果成功，UCIe 标准将用单一标准取代那些标准，理论上使小公司更容易利用基于小芯片的设计，或者让一家公司更容易将另一家公司的芯片包含在自己的产品中。

在尖端制造节点上制造大型芯片时，基于小芯片的设计具有优势，部分原因是它们减少了制造商需要丢弃的硅片数量。如果制造缺陷影响了一个 CPU 内核，那么扔掉(或装箱)单个 8 核小芯片比扔掉一个巨大的 16 或 32 核处理器芯片要便宜得多。小芯片设计还允许您混合搭配芯片和制造工艺。例如，您可以为您的芯片组使用较旧、更便宜的工艺，为您的处理器内核和缓存使用较新、最先进的工艺。或者您可以将 AMD GPU 放在与 Intel CPU 相同的封装上。

正如 AnandTech报道的那样，UCIe 标准将涵盖小芯片设计的物理层和协议层。该标准将定义小芯片需要如何相互连接以及促进小芯片之间通信的协议。但是芯片设计人员可以自由地以他们认为合适的任何方式封装这些小芯片，允许小芯片直接通过封装基板或使用某种基于硅的桥接器或其他中介相互通信。

为了适应这些不同的物理封装选项，UCIe 1.0 版定义了两个不同的性能级别。“标准”封装需要 16 个数据通道，小芯片之间的空间高达 25 毫米，而“高级”封装使用 64 个数据通道，并且仅允许 2 毫米的空间。

UCIe 的底层协议是 PCI Express 和相关的 Compute Express Link (CXL) 标准，它们既成熟又为芯片制造商所熟悉。但是，已经为小芯片间通信开发了更高级或特定协议的公司，如AMD 及其 Infinity Fabric，将能够在保持 UCIe 兼容的同时使用这些协议。UCIe 最初由英特尔开发，然后捐赠给更广泛的 UCIe 集团，作为新标准的基础。但从今年晚些时候开始，该集团的成员公司“将开始共同研究下一代 UCIe 技术”。